先进封装较传统封装，提升了芯片产品的集成密度和互联速度，降低了设计门槛，优化了功能搭配的灵活性。例如倒装将芯片与衬底互联，缩短了互联长度，实现了芯片性能增强和散热、可靠性的改善。

　　据行行查数据显示，后摩尔定律是根据摩尔定律提出的，摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，其核心内容为：集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍。换言之，处理器的性能每隔两年翻一倍。

　　然而近些年，随着芯片工艺不断演进，硅的工艺发展趋近于其物理瓶颈，晶体管再变小变得愈加困难：

　　一方面，技术难度迅速加大。在2011年以前，传统晶体管结构都是平面的，传统平面晶体管结构随着制程升级漏电等缺陷越发明显，因此英特尔自22nm，三星和台积电分别从14nm和16nm制程节点时期引入FinFET(鳍式场效应晶体管)技术，一直沿用到目前更先进的5nm制程。然而再往下的制程时，FinFET技术也遇到了瓶颈，晶圆厂将使用GAAFET(Gate-All-Around，闸极环绕场效应晶体管)等新技术，GAAFET是更加立体和复杂的3D晶体管，因此难度更高。同时由于“一代设备，一代工艺”，对于决定制程突破关键的上游设备厂商来说，难度也进一步加大，以光刻机为例，ASML是全球唯 一有能力制造EUV光刻机的厂商，而面向3nm及更先进的工艺，晶圆厂将需要一种称为高数值孔径(high-NA)EUV的新技术，据ASML年报披露，正在研发的下一代采用high-NA技术光刻机要等到2024年才能量产。

　　另一方面，由于随着技术节点的不断缩小，集成电路制造设备的资本投入越来越高，仅有少数几家晶圆龙头有能力继续往先进制程突破。制程越先进，生产技术与制造工序越复杂，制造成本呈指数级上升趋势。例如当技术节点向5nm甚至更小的方向升级时，普通光刻机受其波长的限制，其精度已无法满足工艺要求，需要采用昂贵的EUV光刻机，1台EUV价格约14亿元。或者采用多重模板工艺，重复多次薄膜沉积和刻蚀工序以实现更小的线宽，使得薄膜沉积和刻蚀次数显著增加，意味着需要更多的光刻机、刻蚀和薄膜沉积等设备。以5nm节点为例，设备支出高达31亿美元，是14nm纳米的2倍以上，28nm的4倍左右。

　　因上述原因，摩尔定律逐渐放缓，后摩尔时代到来，先进封装因能同时提高产品功能和降低成本是后摩尔时代的主流发展方向。半导体封装技术发展大致分为四个阶段，全球封装技术的主流处于第三代的成熟期，主要是CSP、BGA封装技术，目前封测行业正在从传统封装(SOT、QFN、BGA等)向先进封装(FC、FIWLP、FOWLP、TSV、SIP等)转型。

　　半导体景气度持续向上，封测厂稼动率接近满载，未来订单能见度高，未来业绩确定性高增。近期，世界半导体贸易统计组织(WSTS)再次上调2021年全球半导体增速至19.7%，并且预计2022年将继续保持8.8%高速增长。根据媒体报道，部分晶圆代工厂Q3将再次将报价高上调三成，远高于市场预期的15%。各类芯片如功率半导体、电源管理芯片、MCU继续处于缺货涨价的状况，半导体的供不应求将至少持续至2022年。半导体封测属于重资产行业，工厂产能稼动率对企业盈利能力至关重要。在目前半导体超级景气当中，国内封测产能也处于供不应求当中，产能稼动率接近100%，订单能见度达到5-6个月，并出现了部分价格上涨。封测板块在满产涨价状况下未来业绩有望超预期增长。

　　后摩尔时代封装环节战略地位凸显，先进封装前景广阔。在晶圆代工制程越来越小的情况下，行业内逐步采用倒装、晶圆级封装、扇出型封装、3D封装、SIP(系统级封装)等先进封装来维持摩尔定律的进展。据市场调查公司Yole，全球先进封测行业的市场规模将继续增长，预计从2020年的260亿美元增长到2025年的380亿美元，年均复合增速达到8%。先进封装将成为全球封测市场的主要推动力和提升点，同时，先进封装相较于传统封装具有更高的附加值。

　　先进封装市场规模增速显著高于传统封装，预计21-26年中国大陆先进封装市场规模CAGR将达18.0%。全球来看，据Yole预计，全球先进封装市场规模将由2019年的约290亿美元攀升至2025年的约420亿美元，20-25年CAGR约为6.6%，2025先进封装占比达到49.7%。据中国产业信息网数据，中国大陆先进封装市场规模占大陆封测市场比例由2017年的11.3%上升至2020年的13.1%。对比全球平均水平，我国先进封装市场份额占比仍处低位，产业升级空间广阔。通过统计长电、通富、华天等主要封测厂商20-21年募投扩产项目，观察到大陆主要封测厂商先进封装产业化布局或已迎来提速，预计先进封装市场规模占比将加速提升。17-20年先进封装占比共提升1.8pct，预计21-26年先进封装占比将以每三年约+3.5pct的速度加速提升，预计2026年中国大陆先进封装市场规模占比将达20%，结合前瞻产业研究院对2026年我国封装市场规模的预测(4429亿元)，预计2026年中国先进封装市场规模将达到885.8亿元，预计21-26年先进封装市场规模CAGR将达18.0%。先进封装工艺将成为引 领中国大陆封测行业增长的核心动能。

　　前道工艺向后延伸，先进封装任重道远。先进封装是指前沿的倒装芯片封装(FC，Flip chip)、晶圆级封装(WLP，Wafer level packaging)、系统级封装(SiP，System In a Package)和2.5D、3D封装等，作为提高连接密度、提高系统集成度与小型化的重要方法，在单芯片向更高端制程推进难度大增时，担负起延续摩尔定律的重任。先进封装使用晶体管的前道制造方式，制作后道连接电路，故先进封装的工艺流程与前道相似，所需设备类别也大体相同，只在关键尺寸与精度上同前道有区别。使用圆片级封装时，涂胶显影设备所需尺寸与前道相同，主要为8/12寸涂胶显影设备。

　　先进封装与传统封装以是否焊线来区分，先进封装主要有倒装芯片(FC)结构的封装、晶圆级封装(WLP)、2.5D封装、3D封装等。分为两个方向：(1)小型化：3D封装突破传统的平面封装的概念，通过单个封装体内多次堆叠，实现了存储容量的倍增，进而提高芯片面积与封装面积的比值。(2)高集成：系统级封装SiP能将数字和非数字功能、硅和非硅材料、CMOS和非CMOS电路以及光电、MEMS、生物芯片等器件集成在一个封装内，在不单纯依赖半导体工艺缩小的情况下，提高集成度，以实现终端电子产品的轻薄短小、低功耗等功能，同时降低厂商成本。

数据来源：行行查，行业研究数据库 www.hanghangcha.com